SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Patent number:

JP2001156081

Publication date:

2001-06-08

Inventor:

NISHII KATSUNORI; IKEDA YOSHITO; MASATO HIROYUKI; INOUE

KAORU

Applicant:

MATSUSHITA ELECTRONICS INDUSTRY CORP

Classification:

- international:

H01L21/338; H01L29/812; H01L21/28; H01L29/778

- european:


Application number: JP20000248381 20000818

Priority number(s):

Abstract of JP2001156081

PROBLEM TO BE SOLVED: To manufacture a semiconductor device having a Schottky electrode with good adherence to a gallium nitride semiconductor and an excellent Schottky characteristic. SOLUTION: The semiconductor device has an n-type GaN active layer 4 and a Schottky electrode 6 formed on the n-type

GaN active layer 4. The Schottky electrode 6 contains silicon.



Also published as:

プ JP2001156081 (A)

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-156081

(P2001-156081A)

(43)公開日 平成13年6月8日(2001.6.8)

(51) Int.Cl.7		識別記号	FΙ		ž	7]}*(参考)
H01L	21/338		H01L	21/28	301H	4M104
	29/812			29/80	M	5 F 1 0 2
	21/28	3 0 1			Н	
	29/778					

審査請求 有 請求項の数16 OL (全 11 頁)

(21)出願番号	特願2000-248381(P2000-248381)	(71)出願人	000005843
			松下電子工業株式会社
(22)出顧日	平成12年8月18日(2000.8.18)		大阪府高槻市幸町1番1号
\		(72)発明者	西井 勝則
(31)優先権主張番号	特願平11-262134		大阪府高槻市幸町1番1号 松下電子工業
(32)優先日	平成11年9月16日(1999.9.16)		株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	池田 義人
			大阪府高槻市幸町1番1号 松下電子工業
			株式会社内
		(74)代理人	100097445
			弁理士 岩橋 文雄 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 窒化ガリウム系化合物半導体に対して密着性がよく、ショットキ特性に優れたショットキ電極を有する半導体装置を製造することを目的とする。

【解決手段】 n型GaN活性層4と、n型GaN活性層4上に形成されたショットキ電極6とを有し、ショットキ電極6がシリコンを含有する半導体装置を製造する。



【特許請求の範囲】

【請求項1】 窒化ガリウム系化合物半導体層と、前記 窒化ガリウム系化合物半導体層上に形成されたショット キ電極とを有し、前記ショットキ電極がシリコンを含有 することを特徴とする半導体装置。

1

【請求項2】 前記ショットキ電極におけるシリコンの 重量含有率が0%を超え、20%以下の範囲であること を特徴とする請求項1記載の半導体装置。

【請求項3】 前記ショットキ電極におけるシリコンの 重量含有率が3%を超え、20%以下の範囲であること 10 を特徴とする請求項1記載の半導体装置。

【請求項4】 窒化ガリウム系化合物半導体層と、前記 窒化ガリウム系化合物半導体層上に形成されたショット キ電極とを有し、前記ショットキ電極がニッケルを含有 することを特徴とする半導体装置。

【請求項5】 前記ショットキ電極におけるニッケルの 重量含有率が0%を超え、20%以下の範囲であること を特徴とする請求項4記載の半導体装置。

【請求項6】 前記ショットキ電極におけるニッケルの 重量含有率が3%を超え、20%以下の範囲であること 20 う)系半導体に接する電極構造およびその形成方法に係 を特徴とする請求項4記載の半導体装置。

【請求項7】 窒化ガリウム系化合物半導体層と、前記 窒化ガリウム系化合物半導体層上に形成されたショット キ電極とを有し、前記ショットキ電極が複層構造を有し かつ前記窒化ガリウム系化合物半導体層に接する最下層 がシリコンで構成されていることを特徴とする半導体装 置。

【請求項8】 窒化ガリウム系化合物半導体層と、前記 窒化ガリウム系化合物半導体層上に形成されたショット キ電極とを有し、前記ショットキ電極が複層構造を有し かつ前記窒化ガリウム系化合物半導体層に接する最下層 がニッケルで構成されていることを特徴とする半導体装

【請求項9】 前記最下層の厚さが0mmを超え、20 nm以下の範囲であることを特徴とする請求項7または 請求項8 に記載の半導体装置。

【請求項10】 前記ショットキ電極がパラジウムまた は白金を含有することを特徴とする請求項1ないし請求 項9のいずれかに記載の半導体装置。

い金属が、前記ショットキ電極に接して形成されている ことを特徴とする請求項1ないし請求項10のいずれか に記載の半導体装置。

【請求項12】 窒化ガリウム系化合物半導体層上にシ リコンまたはニッケルを含有するショットキ電極を形成 した後、400℃から600℃の範囲の温度で加熱処理 することを特徴とする半導体装置の製造方法。

【請求項13】 窒化ガリウム系化合物半導体層上にシ リコンまたはニッケルを含有するショットキ電極を形成 することを特徴とする半導体装置の製造方法。

【請求項14】 窒化ガリウム系化合物半導体層上に、 復層構造を有し最下層がシリコンまたはニッケルで構成 されているショットキ電極を形成した後、400℃から 600℃の範囲の温度で加熱処理することを特徴とする 半導体装置の製造方法。

【請求項15】 窒化ガリウム系化合物半導体層上に、 復層構造を有し最下層がシリコンまたはニッケルで構成 されているショットキ電極を形成した後、500℃から 600℃の範囲の温度で加熱処理することを特徴とする 半導体装置の製造方法。

【請求項16】 前記ショットキ電極がパラジウムまた は白金を含有することを特徴とする請求項12ないし請 求項15のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に In,A $1_{y}Ga_{1-x-y}N (0 \le X < 1, 0 \le Y < 1, 0 \le X + Y$ <1)で表される窒化ガリウム(以降、「GaN」とい わり、特に窒化ガリウム系半導体へのショットキ電極の 形成方法に関するものである。

[0:0:0:2]

【従来の技術】GaN、AlGaN、InGaN、In A 1 G a N等の窒化ガリウム系半導体は直接遷移を有 し、バンドギャップが1.95eVから6eVまで変化 するため、レーザーダイオード等の発光デバイスの材料 として有望視されている。また、GaNは高い絶縁破壊 電界強度、高い熱伝導率、高い電子飽和速度を有してお 30 り高周波のパワーデバイス材料としても有望である。特 に、AlGaN/GaNへテロ接合構造では電界強度が 1×10°V/cmで、GaAsの2倍以上の電子速度 を有し、素子の微細化によって高周波動作が期待でき る。

【0003】との材料はSiやGe等のn型ドーパント をドープすることによりn型特性を示し、電界効果トラ ンジスタ(FET)への展開が図られている。一般には ショットキ電極にショットキ金属を用いたMESFET が検討されている。ショットキ特性はFET特性のドレ 【請求項11】 前記ショットキ電極よりも抵抗率の低 40 イン耐圧やゲート電圧を正電圧に印加した場合の電流特 性に大きく影響を与え、従来窒化ガリウム系化合物半導 体ではショットキ特性の点からパラジウムや白金などの 金属が一般的に用いられていた。

[0004]

【発明が解決しようとする課題】しかしながら、これら の金属はショットキ特性を示すバリアハイトや理想因子 n値は、他の金属に比べて良好な値ではあるが、ショッ トキを形成する窒化ガリウム系化合物半導体との密着性 は悪く、プロセス中に電極が剥がれたり浮いてしまうと した後、500℃から600℃の範囲の温度で加熱処理 50 いう問題があった。特に髙周波特性が要求されるデバイ 3

スではゲート長はサブハーフミクロン以下の微細ゲート が不可欠であり、この場合前記ショットキ金属では一層 加工が困難であった。

【0005】本発明は、このような事情を鑑みなされたものであり、窒化ガリウム系化合物半導体へのショットキ電極の形成において、良好なショットキ特性を得るとともに密着性の高いショットキ電極を提供することを目的とする。

[0006]

【課題を解決するための手段】本発明の半導体装置は、 窒化ガリウム系化合物半導体層と、前記窒化ガリウム系 化合物半導体層上に形成されたショットキ電極とを有 し、前記ショットキ電極はシリコンを含有するものであ り、これにより、窒化ガリウム系化合物半導体層とショットキ電極との密着性の格段の向上を実現可能とするも のである。

【0007】さらに、ショットキ電極を加熱処理することにより、ショットキ特性および密着性がさらに改善される

[0008]

【発明の実施の形態】(実施の形態1)本発明の実施の 形態1にかかる半導体装置を説明する。

【0009】図1は、本発明の実施の形態1にかかる電界効果型トランジスタ(FET)の断面図である。

【0010】図1において、サファイア基板1上にバッファー層2、ノンドープのGaN層3、Siをドープしたキャリア濃度7×10¹⁷cm⁻³のn型GaN活性層4が順次形成されている。n型GaN活性層4上には2つのオーミック電極5と、両オーミック電極5の間にPdSiで構成されたショットキ電極6が形成されている。【0011】次に、本発明の実施の形態1にかかる電界効果型トランジスタの製造方法について説明する。

【0012】図2(a)~(c)は、同トランジスタの 製造方法を示す製造工程図である。

【0013】まず、図2(a)に示すように、サファイア基板1上にバッファー層2、ノンドープのGaN層3、Siをドープしたキャリア濃度7×10¹⁷cm⁻³のn型GaN活性層4、およびオーミック電極5を順次形成した後、n型GaN活性層4上に、後に形成されるショットキ電極6の形成用に、開口部を有するフォトレジストパターン7を形成する。

【0014】次に、図2(b)に示すように、全面にショットキ用金属8を真空蒸着等で形成する。最後に、図2(c)に示すように、フォトレジスト除去液を用いた超音波処理、或いは高圧スプレー処理により、フォトレジストパターン7とともにフォトレジストパターン7上のショットキ用金属8を除去する。このときに残されたショットキ用金属8の一部がショットキ電極6となる。このようなリフトオフプロセスで重要なことは、ショットキ用金属8と、その下地のn型GaN活性層4との密

着性である。

【0015】n型GaN活性層4との密着性が悪い従来のPdで構成されたショットキ電極6では、リフトオフ中の超音波処理や高圧スプレー処理により電極剥がれが発生してしまう。剥がれを防止するために超音波処理や高圧スプレー処理を行わなかったり、そのパワーを下げて処理すると、電極剥がれは起こらないが逆にフォトレジストパターン7上の不要金属が残り、結果として加工歩留まりが低い。特にゲート長が小さくなるほど密着性10は加工歩留まりに影響を与える。

【0016】とれに対して、PdSiで構成されたショットキ用金属8を用いた場合、リフトオフ中の超音波処理や高圧スプレー処理で電極剥がれは全く発生せず、ほぼ100%の加工歩留まりでショットキ電極6が形成できる。

【0017】図3は、FETのゲート長とリフトオフ法による加工歩留まり率との関係を示すものであり、線AはPdSiでショットキ電極6を形成した場合、線BはPdでショットキ電極6を形成した場合をそれぞれ示すものである。

【0018】図3から明らかなように、Pdを用いた場合(線B)では加工歩留まりはゲート長により大きく異なり、 1μ mゲートで60%であったものが0.3 μ mでは20%まで悪くなっている。一方、PdSiを用いた場合(線A)ではゲート長によらずほぼ100%に近い加工歩留まりが得られている。この結果からわかるようにPdSiで構成されたショットキ電極6はn型GaN活性層4との密着性に優れている。

【0019】図4は、図1に示したFETと同条件で作 製した面積100μm²のショットキダイオードの順方 向I-V特性を示すものである。線A〜線Eは、加熱処理をしなかった場合、400℃で加熱処理した場合、500℃で加熱処理した場合、600℃で加熱処理した場合、700℃で加熱処理した場合をそれぞれ示したものである。

【0020】図5(a)は、図4のI-V特性より求めた、加熱処理温度に対するバリアハイトを示したものであり、図5(b)は、図4のI-V特性より求めた、加熱処理温度に対する理想因子n値を示したものである。40 加熱処理はアルゴンガス雰囲気中で5分間行った。

【0021】図5(a) および(b) には、同条件で作製したPdで構成された従来のショットキ電極6の結果も併せて示す。加熱処理を行わない場合のバリアハイトおよび理想因子n値はPdSiを用いた場合でそれぞれ0.82eVと1.42、Pdを用いた場合でそれぞれ0.81eVと1.44と、PdSiの場合とPdの場合とでほぼ同等のショットキ特性を示している。

ショットキ用金属8の一部がショットキ電極6となる。 【0022】一方、400℃の熱処理でバリアハイトお このようなリフトオフプロセスで重要なことは、ショッ よび理想因子n値は、PdSiを用いた場合で0.92 トキ用金属8と、その下地のn型GaN活性層4との密 50 eVおよび1.32であり、Pdを用いた場合で0.8

4

20

8 e Vおよび1.36と、両ショットキ電極ともに加熱 処理を行わない場合よりも改善されているが、PdSi を用いた場合の方がより大きく改善されている。

【0023】さらに、500℃の熱処理ではバリアハイ トおよび理想因子n値は、PdSiを用いた場合、0. 96eVおよび1.25と改善されるが、Pdを用いた 場合では0.86eVおよび1.38と逆に劣化してい

【0024】加熱処理温度が600℃ではバリアハイト および理想因子n値はPdSiを用いた場合で0.96 e V および 1.26 と 500 ℃のときの値とほとんど変 化はない。

【0025】一方、Pdを用いた場合では、バリアハイ トおよび理想因子n値は0.84eVおよび1.41と さらに劣化している。加熱処理温度を700℃まで上げ ると、PdSiで構成されたショットキ電極6でもバリ アハイトおよび理想因子n値は劣化している。

【0026】以上の結果からわかるように、ショットキ 電極6を従来のPdからPdSiとし、ショットキ電極 6を400°C~600°C、より好ましくは500°C~6 00℃で加熱処理することによりショットキ特性が改善 される。

【0027】図6(a)は、ショットキ電極6を構成す るPdSi合金に占めるSiの重量含有率とそのショッ トキ特性のバリアハイトとの関係、図6(b)は、理想 因子n値との関係をそれぞれ示す。ショットキ電極6の 面積は100μm²で、電極形成後500℃で5分間の 加熱処理を行っている。図6(a)より、Siの重量含 有率が20%まではバリアハイトおよび理想因子n値は ほぼ一定の値を示しているが、25%を超えるとバリア ハイトは徐々に低下している。これは窒化ガリウム系化 合物半導体に対してはPdは本来高い仕事関数を有して いるが、SiはPdよりも仕事関数が低く、PdSiで Siの含有率を増大させるとSiの影響が出はじめるた めと考えられる。したがって、ショットキ特性が良好な ショットキ電極を得るためにはSiの重量含有率が0% を超え、20%以下であることが望ましい。さらに、シ ョットキ電極6の密着性向上の実効性を髙めるために は、Siの重量含有率が3%を超え、20%以下である ととがなお望ましい。

【0028】密着性に関してはSi含有量を増加させて も低下することはなかった。これはPdSi合金の密着 性はSiの存在により向上しているためである。

【0029】本実施の形態では、PdSiを用いた場合 について説明したが、Pdとニッケル(以降、「Ni」 という) からなる合金(以降、「PdNi」という) で も同様の結果が得られており、Niの重量含有率が0% を超え、20%以下であることが望ましい。さらに、シ ョットキ電極6の密着性向上の実効性を高めるために は、Niの重量含有率が3%を超え、20%以下である 50 である。

ととがなお望ましい。

【0030】図7 (a)は、ショットキ電極6にPdを 用いた場合とPdNiを用いた場合のバリアハイトと熱 処理温度との関係を示し、図7(b)は、理想因子n値 と熱処理温度との関係を示したものである。各加熱処理 温度によるバリアハイトおよび理想因子 n 値の値には僅 かの違いはあるもののその傾向は同じである。値自体も 測定誤差の範囲であり、PdNiを用いた場合も窒化ガ リウム系化合物半導体に対して良好なショットキ電極6 であると言える。また、密着性も同様に評価したが、剥 がれ等、加工不良はほとんどなく、高い密着性を示し た。

6

【0031】また、窒化ガリウム系化合物半導体で良く 用いられるショットキ電極6に白金(以降、「Pt」と いう) があるが、P t もP d と同様G a N との密着性が 悪く、リフトオフ法でショットキ電極6に加工した場 合、加工歩留まりは非常に悪い。

【0032】そこで、Pdと同様にSiやNiと合金を 形成し、ショットキ電極6として検討を行った。図8 (a)は、それぞれPtSiとPtNiを用いたショッ トキ電極6のバリアハイトと加熱処理温度との関係を示 し、図8 (b)は、理想因子n値と加熱処理温度との関 係を示したものである。との場合でも、400℃から6 00℃の加熱処理、好ましくは500℃から600℃の 加熱処理でバリアハイトおよび理想因子n値は向上して いる。また、密着性もPdを用いた場合と同様に、Si やNiと合金を形成することにより密着性は向上し、加 工上問題はない。以上の結果よりショットキ電極6とし てPtSiやPtNiを用いた場合も有効であることが 30 わかる。

【0033】また、窒化ガリウム系化合物半導体を用い たFETを高周波デバイスに応用する場合、ゲート抵抗 の低減が重要となる。PdSi、PdNi、PtSiお よびPtNiといった合金では、その抵抗率は単体の金 属より高くなる。PdやPtは、抵抗率は金(Au)や アルミニウム(A1)に比べて高く、ゲート金属として 用いる場合、低抵抗化が不可欠である。そとで、図9に 示すように比較的抵抗率の髙いショットキ電極6と、そ の上に形成されたショットキ電極 6 よりも抵抗率の低い 40 金属、例えばチタン (Ti)とPtとAuを積層した金 属層9を形成するととにより図9における紙面垂直方向 のゲート抵抗を低減することができる。

【0034】またこの構造であれば、ショットキ電極6 の形成後の加熱処理にも相互に拡散することもなく良好 なショットキ特性で低抵抗を実現している。なお、こと ではショットキ電極6上に形成する金属としてTi、P t、Auを用いて説明したが、これに限らず、例えばT iの代わりにクロム(Cr)、Auの代わりに銅(C u)、或いは他の低抵抗金属を用いても同様に実施可能

【0035】(実施の形態2)次に、本発明の実施の形 態2にかかる半導体装置について図面を用いて説明す る。

【0036】図10は、本発明の実施の形態2にかかる ヘテロ構造FET (HFET) の断面図である。図10 において、サファイア基板1上にバッファー層2、ノン ドープのGaN層3、Siをドープしたキャリア濃度7 ×10¹ c m⁻³のn型AlGaN活性層4a、2つのオ ーミック電極5が順次形成されている。両オーミック電 極5の間に厚さ200nmのPd層(図示せず)と厚さ1 10 0 n mのSi層(図示せず)とを交互に形成してなるショ ットキ電極6が形成されている。ただし、n型A1Ga N活性層4aに接するショットキ電極6の最下層はSi で構成されている。

【0037】とのように、ショットキ電極6をSiとP dとの多層膜とし、最下層をSiで構成することにより 従来のPdで構成したショットキ電極6を用いた場合に 比べて、リフトオフ法によるショットキ電極6形成時の 電極剥がれが低減し、加工歩留まりは改善されている。 活性層4aに対する密着性が優れているためである。

【0038】一方、ショットキ特性は、ショットキ電極 6形成後の熱処理により改善される。

【0039】図11(a)は、HFETと同条件で作製 した面積100μm¹のショットキダイオードの順方向 I-V特性より求めたバリアハイトの加熱処理温度依存 性、図11(b)は、理想因子n値の加熱処理温度依存 性を示したものである。

【0040】加熱処理は、アルゴンガス雰囲気中で5分 間行った。なお、図11には同条件で作製したPdで構 成した従来のショットキ電極6を用いた場合の結果も併 せて示す。加熱処理前のバリアハイトおよび理想因子n 値はSi/Pdの多層膜を用いた場合では0.80eV および1.45であり、Pdを用いた場合では0.81 e V および 1. 4 4 と同等のショットキ特性を示す。

【0041】一方、400℃の加熱処理では、バリアハ イトおよび理想因子n値は、Si/Pdの多層膜を用い た場合で0.93eVおよび1.30であり、Pdを用 いた場合で0.88eVおよび1.36と、共に改善さ れているが、本発明のSi/Pdの多層膜を用いた場合 の方がより大きく改善されている。

【0042】さらに500℃の熱処理ではバリアハイト および理想因子n値はSi/Pdの多層膜を用いた場合 で0.95eVおよび1.24に改善されるが、Pdを 用いた場合では0.86eVおよび1.38と逆に劣化 している。

【0043】さらに加熱処理温度が600℃ではバリア ハイトおよび理想因子n値はSi/Pdの多層膜の場合 で0.96eVおよび1.26と500℃の値とほとん ど変化はない。

【0044】一方、Pdを用いた場合では、0.84e Vおよび1. 41とさらに劣化している。加熱処理温度 を700℃まで上げると、Si/Pdの多層膜の場合で もバリアハイトおよび理想因子n値の改善は小さい。

【0045】以上の結果からわかるようにショットキ電 極を従来のPdからSi/Pdの多層膜とし、400℃ ~600℃で加熱処理することにより、望ましくは、5 00℃~600℃で加熱処理にすることによりショット キ特性が大幅に改善されることがわかる。

【0046】図12 (a) は、Si/Pdの多層膜にお けるSi層の膜厚とそのショットキ特性のバリアハイト との関係、図12(b)は、Si層の膜厚と理想因子n 値との関係を評価した結果である。評価したショットキ 電極6の面積は100μm'で、ショットキ電極6の形 成後、500℃で5分間の熱処理を行っている。

【0047】図12から、Siの膜厚が20nm以下の ときはバリアハイトおよび理想因子n値はほぼ一定の値 を示しているが、25%を超えるとバリアハイトは徐々 に低下していることがわかる。これは、窒化ガリウム系 これは、SiがPdに比べてその下地のn型AlGaN 20 化合物半導体に対してはPdは高い仕事関数を有してい るが、SiはPdよりも仕事関数が低いために、Si/ Pdの多層膜においてSiの膜厚を増大させるとPdの ショットキ接合への寄与が低減するためである。したが って、ショットキ特性が良好なショットキ電極6を得る ためにはSiの膜厚が20nm以下であることが望まし い。一方、密着性に関してはSiの膜厚を増加させても 低下することはなかった。これはSi/Pdの多層膜の 密着性はSiの存在で決定されているためである。

> 【0048】以上のことから、Siの膜厚の範囲は、0 nmを超え、20nm以下であることが望ましい。

> 【0049】本実施の形態では、ショットキ電極6の材 料としてPdを用いた場合とSi/Pdの多層膜を用い た場合との比較で説明したが、PdとNiからなる多層 膜でも同様の結果が得られる。

> 【0050】図13 (a) は、Si/Pdの多層膜とN i/Pdの多層膜を用いたショットキ電極6の加熱処理 温度とバリアハイトとの関係を示し、図13(b)は、 加熱処理温度と理想因子n値との関係を示したものであ る。各加熱処理温度によるバリアハイトおよび理想因子 n値の値には僅かの違いはあるもののその傾向は同じで ある。値自体も測定誤差の範囲であり、N i /P d の多 層膜も窒化ガリウム系化合物半導体に対して良好なショ ットキ電極6であると言える。また、密着性も同様に評 価したが剥がれ等、加工不良はほとんどなく、高い密着 性を示した。

【0051】また、窒化ガリウム系化合物半導体でよく 用いられるショットキ電極6にPtがあるが、PtもP dと同様GaNとの密着性が悪く、リフトオフ法でショ ットキ電極に加工した場合、加工歩留まりは非常に悪 50 い。そこで、Pdと同様にSiやNiと多層膜を形成

し、ショットキ電極6としての検討を行った。

【0052】図14 (a) は、Si/Ptの多層膜とN i/Ptの多層膜を用いたショットキ電極6の加熱処理 温度とパリアハイトとの関係を示し、図14(b)は、 加熱処理温度と理想因子n値との関係を示したものであ る。Pdを用いたと同様に400℃~600℃の熱処理 でバリアハイトおよび理想因子n値は向上している。

【0053】また、密着性もPdを用いた場合と同様 に、SiやNiとの多層膜を形成することにより密着性 は向上し、歩留まりが向上する。

【0054】以上の結果より、Si/Ptの多層膜とN i/Ptの多層膜もショットキ電極6の材料として非常 に有効であることがわかる。

【0055】なお、Si/Pd、Ni/Pd、Si/P tおよびNi/Ptといった多層膜の抵抗率は決して低 くない。したがって、これらの材料を髙周波応用デバイ スのゲート電極(ショットキ電極6)として用いる場 合、これらの多層膜だけでは紙面垂直方向のゲート抵抗 が高くなってしまう。そとで、図15に示すように、多 電極6よりも抵抗率の低い金属、例えばチタン(Ti) とPtとAuを積層した金属層9を形成することにより 図15における紙面垂直方向のゲート抵抗を低減すると とができる。

【0056】また、この構造であれば、ショットキ電極 6の形成後の加熱処理にも相互に拡散することもなく良 好なショットキ特性で低抵抗を維持している。なお、と とではショットキ電極6よりも抵抗率の低い金属として Ti、Pt、Auを例に説明したが、これに限らず、例 えばTiの代わりにクロム(Cr)、Auの代わりに銅 30 (Cu)、或いは他の低抵抗金属を用いても同様に実施 できる。

【0057】(実施の形態3)次に、本発明の実施の形 態3にかかる半導体装置の製造方法について図面に基づ いて説明する。

【0058】図16 (a)~(d)は、本発明の実施の 形態3にかかる電界効果型トランジスタ(FET)の工 程断面図である。

【0059】まず、図16 (a) に示すように、MOC VD法を用いてサファイア基板1の上にGaNよりなる バッファー層2を約20nm、その上にノンドープのG aN層3を約2μmの膜厚で成長する。さらに、GaN 層3上にSiをドープしたキャリア濃度7×101'cm - 'のn型GaN層4bを100nm成長する。

【0060】次に、図16(b)に示すように、FET 形成領域を残してn型GaN層4bをメサエッチングに より除去しn型GaN活性層4を形成する。

【0061】次に、図16 (c) に示すようにn型Ga N活性層4上にオーミック電極用金属としてTi層5a フおよび600℃で1分間アニーリングを行うことによ

り図16(d)に示すようにオーミック電極5を形成す る。

【0062】最後に、ショットキ用金属8(図示せず) としてSiを10重量%含有したPd合金PdSi層 (図示せず) を50nm、Ti層(図示せず) を50n m、Pt層(図示せず)を50nm、Au層(図示せ ず)を200nm順次蒸着し、リフトオフおよび500 °Cで5分間の加熱処理を行うことにより、ショットキ電 10 極6および金属層9を形成してFETを完成する。

【0063】図17は、このFETの加熱処理後の静特 性を示す。バリアハイトが高いため、ゲート電圧を+ 1. 0 V印加してもドレイン電流は増加し高い電流駆動 能力を示している。また、ショットキの逆耐圧が高いた め、ドレイン電圧50Vにおいても良好なFET特性が 得られている。また、ショットキ電極6の加工歩留まり は、ほぼ100%でありショットキ電極6の剥がれ等の 加工不良は起とっていない。

【0064】本実施の形態では、ショットキ電極6の材 層膜で構成されたショットキ電極6の上に、ショットキ 20 料としてPdSiを用いたが、これに限らずPdNiや PtSiおよびPtNiであってもよい。また、本実施 の形態では、ゲート抵抗低減のためにPdSi上にTi とPtとAuを形成したが、これらは低抵抗金属であ り、ショットキ電極6の形成後の加熱処理で相互拡散等 の構造変化を起こしにくい金属または金属層であればC rやCu等の金属であっても同様に実施できる。

> 【0065】また、本実施の形態でショットキ用金属8 に用いたPdSiは、Siの重量含有率を10%とした が、Siの重量含有率はこれに限らず良好なショットキ 特性と高い密着性が得られる含有率であれば何%であっ てもよい。ただし、図6に示したようにPdSiでは2 0%以下であれば良好なショットキ特性が得ることがで きる。また、PtSiにおいても実験の結果、Si重量 含有率が20%以下であれば良好なショットキが得られ る。PdNi、PtNiについても同様の結果であっ

> 【0066】(実施の形態4)次に、本発明の実施の形 態4にかかる半導体装置の製造方法を図面に基づいて説 明する。

【0067】図18(a)~(d)は本発明の実施の形 態4にかかるヘテロ構造FET (HFET) の工程断面 図である。

【0068】まず、図18 (a) に示すように、MOC VD法を用いてサファイア基板1上にGaNよりなるバ ッファー層2を約20nm形成し、その上にノンドープ のGaN層3を約2μmの膜厚で成長させ、さらにその 上にSiをドープしたキャリア濃度7×10¹゚cmー゚の n型AlGaN層4cを100nm成長する。

【0069】次に、図18 (b) に示すように、FET を20nmとA1層5bを200nm蒸着し、リフトオ 50 形成領域を残してn型A1GaN層4cをメサエッチン 11

グにより除去しn型A 1 G a N活性層 4 a を形成する。 【0070】次に、図18 (c) に示すように、n型A 1 G a N活性層 4 a 上にオーミック電極用金属としてT i 層5 a を 2 0 n m、A 1 層5 b を 2 0 0 n m順次蒸着し、リフトオフおよび600℃での1分間のアニーリングを行うことにより、図18 (d) に示すように、オーミック電極5を形成する。最後に、ショットキ用金属8(図示せず)としてSi層(図示せず)を10nm、P d層(図示せず)を150nm順次蒸着し、さらにゲート抵抗低減のために、Ti層(図示せず)を50nm、P t層(図示せず)を50nm、A u層(図示せず)を200nm順次蒸着した後、リフトオフおよび500℃での5分間の加熱処理を行うことによりショットキ電極6および金属層9を形成してHFETを完成する。

【0071】図19は、加熱処理後のHFETの静特性を示す。とのHFETバリアハイトによりゲート電圧を+1.0V印加してもゲートリークは起こらず高い電流駆動能力を示す。また、ショットキの高い逆耐圧によりドレイン電圧が50Vにおいても良好なHFET特性が得られている。また、ショットキ電極6の加工歩留まり 20は、ほぼ100%でありショットキ電極6の剥がれ等の加工不良は起こっていない。

【0072】本実施の形態ではショットキ用金属8にSi/Pdの多層膜を用いたが、これに限らずNi/Pdの多層膜を用いたが、これに限らずNi/Ptの多層膜であってもよい。また、本実施の形態では、ゲート抵抗低減のためにSi/Pdの多層膜上にTiとPtとAuを形成したが、これらは低抵抗金属であり、ショットキ電極形成後の熱処理で相互拡散等の構造変化を起こしにくい金属または金属層であればCrやCu等の金属で30あっても差し支えない。

【0073】また、本実施の形態では、ショットキ用金属8に用いたSi/Pdの多層膜における最下層のSi層の膜厚を10mmとしたが、Siの膜厚はこれに限らず良好なショットキ特性と高い密着性が得られる膜厚であればどんな厚さであってもよい。なお、図12で示したように、Si/Pdの多層膜では20mm以下であれば良好なショットキ特性が得ることができる。また、Si/Ptの多層膜においても実験の結果、Siの重量含有率が20%以下であれば良好なショットキが得られる。また、Ni/Pdの多層膜、Ni/Ptの多層膜についても同様の結果であった。

【0074】また、本発明の実施の形態では、FETおよびHFETの作製工程について説明したが、本発明はこれに限らず窒化ガリウム(GaN)系半導体でショットキ電極6を有するデバイスであれば何であっても同様に実施可能である。

[0075]

【発明の効果】以上のように、本発明によると、窒化ガリウム系化合物半導体層に形成するショットキ電極が、良好なショットキ特性を実現するとともに密着性の高いショットキ電極を実現することができ、その結果とし窒化ガリウム系半導体素子の高周波特性やパワー特性が歩留まりよく作製することが可能となる。

【図面の簡単な説明】

【図2】同半導体装置の工程断面図

【図3】同半導体装置の歩留まりを示す図

【図4】同半導体装置の電流-電圧特性を示す図

【図5】同半導体装置の特性図

【図6】同半導体装置の特性図

【図7】同半導体装置の特性図

【図8】同半導体装置の特性図

【図9】本発明の実施の形態1 にかかる他の半導体装置の断面図

10 【図10】本発明の実施の形態2にかかる半導体装置の 断面図

【図11】同半導体装置の特性図

【図12】同半導体装置の特性図

【図13】同半導体装置の特性図

【図14】同半導体装置の特性図

【図15】本発明の実施の形態2にかかる他の半導体装置の断面図

【図 1 6 】本発明の実施の形態 3 にかかる半導体装置の 工程断面図

30 【図17】同半導体装置の特性図

【図18】本発明の実施の形態4にかかる半導体装置の 工程断面図

【図19】同半導体装置の特性図 【符号の説明】

1 サファイア基板

2 パッファー層

3 GaN層

4 n型GaN活性層

4a n型AlGaN活性層

40 4b n型GaN層

4c n型AlGaN層


5 オーミック電極

6 ショットキ電極


7 フォトレジストパターン


8 ショットキ用金属

9 金属層



ı





フロントページの続き

(72)発明者 正戸 宏幸

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 井上 薫

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

Fターム(参考) 4M104 AA04 BB06 BB07 BB14 BB22

BB23 CC03 DD68 DD78 FF13

GG12 HH14 HH20

5F102 FA03 GB01 GC01 GD01 GJ10

GL04 GQ01 GS02 GT03 GT04

HC19 HC21

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
\square image cut off at top, bottom or sides
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
. GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потикр.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.